AJ

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2004 EPO. All rts. reserv.

12491021

Basic Patent (No,Kind,Date): DE 4446330 A1 19950720 <No. of Patents: 007>
BILDANZEIGEVORRICHTUNG Active matrix video display with power saving

(German)

Patent Assignee: SHARP KK (JP)

Author (Inventor): KUBOTA YASUSHI (JP); YONEDA HIROSHI (JP); KATOH KENICHI

(JP)

IPC: *G09G-003/34; G09G-003/18 CA Abstract No: *125(10)128001T;

Derwent WPI Acc No: *G 95-255999; G 95-255999

Language of Document: German

Patent Family:

Patent No	Kind D	ate A	pplic No	Kind	Date		
CN 1115535	Α	19960124	CN 94	120747	Α	19941224	
CN 1112797	В	20030625	CN 94	120747	Α	19941224	
DE 4446330	A 1	19950720	DE 44	46330	Α	19941223	(BASIC)
JP 7181927	A2	19950721	JP 9332	26430	Α	19931224	
JP 8137443	A2	19960531	JP 942	75302	Α	19941109	
KR 139697	B1	19980615	KR 94	36551	Α	19941224	
US 5748165	Α	19980505	US 36:	3017	Α	19941223	

Priority Data (No,Kind,Date):

JP 93326430 A 19931224 JP 94275302 A 19941109 DIALOG(R)File 347:JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

Image available 05181943

IMAGE DISPLAY DEVICE

PUB. NO.:

08-137443 [JP 8137443 A]

PUBLISHED:

May 31, 1996 (19960531)

INVENTOR(s): KUBOTA YASUSHI

KATO KENICHI

YONEDA YUTAKA

APPLICANT(s): SHARP CORP [000504] (A Japanese Company or Corporation), JP

APPL, NO.:

06-275302 [JP 94275302]

FILED:

November 09, 1994 (19941109)

INTL CLASS:

[6] G09G-003/36; G02F-001/133

JAPIO CLASS: 44.9 (COMMUNICATION -- Other); 29.2 (PRECISION INSTRUMENTS --

Optical Equipment)

JAPIO KEYWORD:R004 (PLASMA); R011 (LIQUID CRYSTALS); R096 (ELECTRONIC

MATERIALS -- Glass Conductors); R097 (ELECTRONIC MATERIALS --Metal Oxide Semiconductors, MOS); R116 (ELECTRONIC MATERIALS

- Light Emitting Diodes, LED)

ABSTRACT

PURPOSE: To suppress a charge/discharge current of a data signal line, to lower an operational voltage of a data signal line driving circuit, to reduce power consumption in an image display device, to lower breakdown strength of components and to reduce the manufacturing cost and operational cost.

CONSTITUTION: The data signal line drive circuits 3, 4 are provided respectively, on both side sides placed opposite to each other of a pixel array 1. Source voltages of individually different levels are applied to the data signal line drive circuits 3, 4 so that every circuit outputs one side video signal. Two adjacent data signal lines SL(sub i), SL(sub i+1) are connected to the data signal line driving circuits 3, 4 by analog switches 8, 9. In a certain display period, the analog switch 8 selects the data signal line SL(sub i), and the analog switch 9 selects the data signal line SL(sub i+1). In the next period, opposite selection are performed.

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平8-137443

(43)公開日 平成8年(1996)5月31日

(51) Int. C1. 6

識別記号

FΙ

G09G 3/36

G02F 1/133

550

審査請求 未請求 請求項の数13 〇L (全26頁)


(71)出願人 600005049 特題平6-275302 (21)出窟番号 シャープ株式会社 大阪府大阪市阿倍野区長池町22番22号 平成6年(1994)11月9日 (22)出願日 (72) 発明者 久保田 靖 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 加藤 憲一 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72) 発明者 米田 裕 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (74)代理人 弁理士 原 謙三

(54) 【発明の名称】画像表示装置

(57)【要約】

【構成】 画素アレイ1の対向する両辺側にそれぞれデータ信号線駆動回路3・4を設ける。データ信号線駆動回路3・4には、それぞれが一方の極性の映像信号を出力するように個々に異なるレベルの電源電圧を与える。 隣接する2本のデータ信号線SL,・SL, をアナログスイッチ8・9にてデータ信号線駆動回路3・4に接続する。ある表示期間では、アナログスイッチ8がデータ信号線SL,を選択し、アナログスイッチ9がデータ信号線SL,を選択する。次の表示期間では、逆の選択を行なう。

【効果】 データ信号線SL; SL; …の充放電電流を抑え、データ信号線駆動回路3・4の動作電圧を低下させることができる。この結果、画像表示装置の低消費電力化および構成案子の低耐圧化を図ることができ、製造コストおよび動作コストの低減が可能になる。



【特許請求の範囲】

【請求項1】マトリクス状に配列されてアクティブマト リクス駆動により表示を行なう複数の画素と、

1行の上記画案に接続された走査信号線と、

1列の上記画案に接続されたデータ信号線と、

上記走査信号線に走査信号を与える走査信号線駆動回路 と、

2系統設けられてそれぞれが異なる電圧レベルの電源にて駆動され、上記データ信号線の偶数列と奇数列とにそれぞれ異なる極性の映像信号を与えるとともに、所定の 10 データ表示期間毎に上記データ信号線の偶数列と奇数列とに与える映像信号の極性を反転させるデータ信号線駆動回路と、

偶数列の上記データ信号線に一方の上記データ信号線駆動回路からの映像信号を与え、奇数列の上記データ信号線に他方の上記データ信号線駆動回路からの映像信号を与えるとともに、所定のデータ表示期間毎に上記データ信号線の偶数列と奇数列とに対応するデータ信号線駆動回路を入れ替える入替手段とを備えていることを特徴とする画像表示装置。

【請求項2】上記入替手段が、上記データ信号線駆動回路の1つの出力段に共通して接続されるとともに、対になる奇數列および偶數列の2本の上記データ信号線に接続されて映像信号を取り込む2系統のスイッチング素子を有しており、両スイッチング素子を所定のデータ表示期間毎に交互に導通させることにより上記データ信号線駆動回路と上記データ信号線との接続を行なうことを特徴とする請求項1に記載の画像表示装置。

【請求項3】上記入替手段が、上記データ信号線駆動回路の1つの出力段に接続されるとともに、映像信号を取 30 り込む第1スイッチング素子と、第1スイッチング素子に取り込まれた映像信号を2本の上記データ信号線に与える2系統の第2スイッチング素子とを有しており、第2スイッチング素子を所定のデータ表示期間毎に交互に導通させることにより上記データ信号線駆動回路と上記データ信号線との接続を行なうことを特徴とする請求項1に配載の画像表示装置。

【請求項4】上記データ信号線駆動回路、上記入替手段 および上記画素に含まれる能動素子の一部または全部 が、絶縁基板上に形成された単結晶シリコン薄膜または 40 多結晶シリコン薄膜上に形成されていることを特徴とす る請求項1ないし3のいずれかに記載の画像表示装置。

【請求項5】上記スイッチング素子または上記第1および第2スイッチング素子が、並列に接続されたnチャネルトランジスタとpチャネルトランジスタとからなるCMOS構成のゲートであることを特徴とする請求項2または3に記載の画像表示装置。

【請求項6】マトリクス状に配列されてアクティブマト リクス駆動により表示を行なう複数の画素と、

1行の上記画案に接続された走査信号線と、

1列の上記画素に接続されたデータ信号線と、

上記走査信号線に走査信号を与える走査信号線駆動回路 と、

2 系統設けられてそれぞれが上記データ信号線の偶数列 と奇数列とにそれぞれ異なる極性の映像信号を与えると ともに、所定のデータ表示期間毎に上記データ信号線の 偶数列と奇数列とに与える映像信号の極性を反転させる データ信号線駆動回路と、

異なる電圧レベルの2系統の電源を上記データ信号線駆動回路のそれぞれに所定のデータ表示期間毎に切り替えて接続する接続手段とを備え、

上記データ信号線駆動回路および上配画案に含まれる能動素子の一部または全部が、絶縁基板上に形成された単結晶シリコン薄膜または多結晶シリコン薄膜上に形成されていることを特徴とする画像表示装置。

【請求項7】上記接続手段が上記絶縁基板上に形成されていることを特徴とする請求項6に記載の画像表示装置。

【請求項8】2系統の上配データ信号線駆動回路が、そ 20 れぞれ一方の極性の映像信号のみをデータ信号線に与え るような電源電圧で駆動されることを特徴とする請求項 1または6に記載の画像表示装置。

【請求項9】上記データ信号線駆動回路が、

映像信号をサンプリングして上記データ信号線に転送するサンプリング手段を備えていることを特徴とする請求 項1または6に記載の画像表示装置。

【請求項10】上記データ信号線駆動回路が、

映像信号をサンプリングするサンプリング手段と、

上記サンプリング手段によりサンプリングされた映像信号を一旦保持する保持手段と、

上記保持手段により保持された映像信号を増幅して上記 データ信号線に転送する増幅手段とを備えていることを 特徴とする請求項1または6に記載の画像表示装置。

【請求項11】上記データ信号線駆動回路が、

映像情報を表すディジタル信号をサンプリングするサンプリング手段と、

上記サンプリング手段によりサンプリングされたディジタル信号に基づいて複数の離散的な電圧の1つを選択して上記データ信号線に転送する選択手段とを備えていることを特徴とする請求項1または6に記載の画像表示装置。

【請求項12】2系統の上記データ信号線駆動回路が、 ともに画素マトリクスの同一辺側に配置されていること を特徴とする請求項1または6に記載の画像表示装置。

【請求項13】上記各画素が液晶素子を有していることを特徴とする請求項1または6に記載の画像表示装置。 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、アクティブマトリクス 60 駆動される液晶表示装置等において、データ信号線駆動

(

回路の低電圧駆動を可能にする画像表示装置に関するも のである。

[0002]

【従来の技術】画像表示装置は、使用目的等に応じた駆 動方式を採用しているが、その中でも、グラフィックス 表示に適したアクティブマトリクス駆動方式のものがよ く知られている。この種の画像表示装置は、図22に示 すように、画素アレイ121と、走査信号線駆動回路1 22と、データ信号線駆動回路123と、タイミング信 像表示装置において、走査信号線駆動回路122は、夕 イミング信号生成回路124で同期信号に基づいて生成 されたタイミング信号を用いて、画素アレイ121にお ける後述の各走査信号線GL, GL, いに対して走査 信号を出力する。また、データ信号線駆動回路123 は、上記のタイミング信号を用いて、サンプリングした 映像信号を後述のデータ信号線SL」SLL」…に転送 (または、増幅して転送) する。

【0003】図23の(a)に示すように、画案アレイ と多数のデータ信号線SL...SL... …とが交差する状 態で配されており、隣接する2本の走査信号線GL・G しと隣接する2本のデータ信号線SL・Sしとで包囲さ れた部分に画素125が設けられている。このように、 画素125…は、画素アレイ121内でマトリクス状に 配列されており、1列当たりに1本のデータ信号線SL が割り当てられ、1行当たりに1本の走査信号線GLが 割り当てられている。

【0004】液晶表示装置の場合、各画素125は、図 トランジスタ126と、液晶容量C、および必要に応じ て付加される補助容量C, からなる画素容量127とに よって構成されている。一般に、アクティブマトリクス 型液晶表示装置においては、画素125には表示を安定 させるために、液晶容量C」と並行に補助容量C」が付 加されている。補助容量は、液晶容量C、やトランジス タ126のリーク電流、トランジスタ126のゲート・ ソース間容量等の寄生容量による画素電位の変動、液晶 容量C、の表示データ依存性等の影響を最小限に抑える ためのものである。

【0005】トランジスタ126のゲートは、走査信号 線GL」に接続されている。また、液晶容量C。および 補助容量C。の一方の電極は、トランジスタ126のド レインおよびソースを介してデータ信号線SL、に接続 され、液晶容量C。の他方の電極は、液晶セルを挟んで 対向電極に接続されている。さらに、補助容量C。の他 方の電極は、全面素に共通の図示しない共通電極線 (Cs on Common構造の場合)、または隣接する走査信号線G L (Cs on Gale構造の場合) に接続されている。後者の 場合には、走査信号線GL」の寄生容量が増加するた

め、信号の遅延の増大や信号波形のなまりが生ずるとい う問題がある。一方、前者の場合には、走査信号線の寄 生容量の増加はないが、新たに走査信号線GL」と並行 に補助容量線を敷設する必要があるので、開口率が低下 するという問題がある。

【0006】多数の走査信号線GL、GL;・・・・は、走 査信号線駆動回路122に接続され、多数のデータ信号 線SL;、SL;・・・・・は、データ信号線駆動回路123に 接続されている。また、走査信号線駆動回路122およ 号生成回路124とを備えている。このような構成の画 10 びデータ信号線駆動回路123は、図示しないが、それ ぞれ異なる電源電圧VIII・VIIIと電源電圧VIII・VIIIと により駆動されている。

【0007】上記の画像表示装置において、データ信号 練駆動回路123は、表示用データ信号を1画素毎に、 または1水平走査期間(1Hライン)毎に、データ信号 線SL;、SL;・, …に出力する。また、走査信号線GL 」。G L , , , …がアクティブ状態になるとトランジスタ1 26が導通状態となり、これによって、データ信号線S L., SL., …上に送られる表示用データ信号が画素容 121においては、多数の走査信号線 $GL_{j,j}$ $GL_{j,j}$ … 20 量127に書き込まれる。そして、画案容量127に書 き込まれた電荷により表示が維持されることになる。

【0008】このとき、液晶容量C。の劣化を防ぐため に交流駆動を行う必要がある。この交流駆動(反転駆 動)をフレーム周期で行なうと、信号のフレーム周波数 により異なるが、例えば30H2または25H2のフリ ッカが目立つ。このため、フレーム反転に加えて、図2 4の(a)および(b)に示すように、1水平走査期間 毎に極性を反転させる、いわゆる「フレーム+ゲートラ イン反転」駆動、または、図25に示すように、フィー 23の(b) に示すように、スイッチング案子としての 30 ルド内で1列毎にデータ信号の極性を反転させるととも に1垂直走査期間毎に極性を反転させる、いわゆる「フ レーム+ソースライン反転」駆動のいずれかを行なうこ とが通例になっている。

[0009]

【発明が解決しようとする課題】ところが、液晶表示装 置のように交流駆動を行う必要のある画像表示装置にお いては、表示している内容(情報)が変化しなくても、 映像信号をデータ信号線駆動回路123からデータ信号 40 へのデータの書き込みを行う必要がある。したがって、 表示に際しては、多大な電流が必要となる。

【0010】また、前述の「フレーム+ゲートライン反 転」駆動の場合には、図24の(a)に示すように、デ ータ信号線SLi, SLii, …に出力されるデータ信号の 極性が各走査信号線GL; GL;, …の選択毎に反転す るため、極性の反転に伴うデータ信号線SL、SL、、 …の充放電電流による電力消費がかさむ。そのうえ、図 24の(b)に示すように、データ信号線駆動回路12 3の出力電圧範囲を抑えるために対向電極の交流駆動を 50 行なうので、これによっても電力消費がかさむ。このよ

うに、「フレーム+ゲートライン反転」駆動を採用した 場合、画像表示装置の電力消費が増大するという問題が ある.

【0011】一方、前述の「フレーム+ソースライン反 転」駆動の場合には、図25に示すように、1垂直走査 期間において同極性の信号が書き込まれるので、データ 信号線SL:SL;,, …の充放電量が図中斜線部分に示 すように小さくなる。しかも、一般に、近接画素同士の 映像データは比較的似ているため、データ信号線SL。 SL... …の充放電量がかなり小さくなると期待され る。したがって、データ信号線SL、SL... …の充放 電電流による電力消費を低減させることができる。

【0012】しかしながら、「フレーム+ソースライン 反転」駆動では、「フレーム+ゲートライン反転」駆動 において行われている対向電極の交流駆動ができないた め、データ信号線の出力電圧範囲が大きくなる。この結 果、電力消費が増大するとともに、駆動回路の耐圧を上 げる必要が生じてしまう。

【0013】なお、図24および図25において、太い 実線はデータ信号線SL、SL・、・・・への印加電圧波形 - を示し、破線は対向電極への印加電圧波形を示し、斜線 部分はデータ信号線SL、SL:: …の充放電に伴う消 費電流を示している。

【0014】画像表示装置、特に液晶表示装置において は、電力が電圧の二乗に比例することを利用して、デー 夕信号線SL」SL;; …に与える電圧の範囲を狭く し、より低い電圧でデータ信号線駆動回路123を駆動 することにより、データ信号線SL; SL;, …の消費 電力を抑えることが望ましい。ところが、液晶表示装置 においては反転駆動を行なう必要があるため、上記のよ 30 うな従来の駆動方法によっては、データ信号線駆動回路 123が液晶駆動電圧の2倍(正極信号と負極信号との 和)の範囲の電圧をデータ信号線SL, SL, …に与 える必要があり、これが電力消費を増大させることにな

【0015】ところで、近年、この種の画像表示装置 は、携帯型情報端末機器の表示用装置として用いられる 機会が多くなり、屋外での使用が前提となっているもの がある。このため、パッテリ等の小型電源による駆動が 必要になり、低消費電力化が大きな課題となっている。 したがって、上記のような電力消費の増大は、画像表示 装置の携帯化にとって大いに不利となる。

【0016】上記の問題を解決するために、アモルファ スシリコン(a-Si)TFTを用いたアクティブマト リクス型液晶表示装置において、「フレーム+ソースラ イン反転」駆動に加えて、データ線駆動回路の出力範囲 を保ったまま電源電圧を交流的に変化させることによ り、データ線駆動回路を低電圧にて駆動して消費電力の 低減を図る方法が提案されている(Society for Informa tion Display 1993年予稿集 4.3)。しかしながら、こ 50 夕表示期間毎に交互に導通させることにより上記データ

こで提案された液晶表示装置は、消費電力の低減にある 程度の効果があるとともに、データ線駆動回路の低耐圧 化にも有効であるものの、電源電圧を交流的に変化させ るため、外部電源回路の負荷が重くなるだけでなく、電 源切り替え時にノイズ等が発生して誤動作や表示の乱れ を招くおそれがある。

【0017】本発明は、上記の事情に鑑みてなされたも のであって、動作マージンを確保しつつ、消費電力をよ り低減するとともに、駆動系および画索アレイを構成す る素子に要求される耐圧を低下させることができる画像 表示装置を提供することを目的としている。

[0018]

【課題を解決するための手段】本発明の画像表示装置 は、上記の課題を解決するために、次のように前記の各 請求項に記載された手段を講じていることを特徴として

【0019】請求項1に記載の画像表示装置は、マトリ クス状に配列されてアクティブマトリクス駆動により表 示を行なう複数の画素と、1行の上記画案に接続された 20 走査信号線と、1列の上記画素に接続されたデータ信号 線と、上記走査信号線に走査信号を与える走査信号線駅 動回路と、2系統設けられてそれぞれが異なる電圧レベ ルの電源にて駆動され、上記データ信号線の偶数列と奇 数列とにそれぞれ異なる極性の映像信号を与えるととも に、所定のデータ表示期間毎に上記データ信号線の偶数 列と奇数列とに与える映像信号の極性を反転させるデー ・夕宮号線駆動回路と、偶数列の上記データ信号線に一方 の上記データ信号線駆動回路からの映像信号を与え、奇 数列の上記データ信号線に他方の上記データ信号線駆動 回路からの映像信号を与えるとともに、所定のデータ表 示期間毎に上記データ信号線の偶数列と奇数列とに対応 するデータ信号線駆動回路を入れ替える入替手段とを備

【0020】請求項2に記載の画像表示装置は、請求項 1に記載の画像表示装置において、上記入替手段が、上 記データ信号線駆動回路の1つの出力段に共通して接続 されるとともに、対になる奇数列および偶数列の2本の 上記データ信号線に接続されて映像信号を取り込む2系 統のスイッチング素子を有しており、両スイッチング素 子を所定のデータ表示期間毎に交互に導通させることに より上記データ信号線駆動回路と上記データ信号線との 接続を行なうようになっている。

【0021】請求項3に記載の画像表示装置は、請求項 1に記載の画像表示装置において、上記入替手段が、上 記データ信号線駆動回路の1つの出力段に接続されると ともに、映像信号を取り込む第1スイッチング素子と、 第1スイッチング案子に取り込まれた映像信号を2本の 上記データ信号線に与える2系統の第2スイッチング素 子とを有しており、第2スイッチング索子を所定のデー

信号線駆動回路と上記データ信号線との接続を行なうよ うになっている。

【0022】請求項4に記載の画像表示装置は、請求項 1ないし3のいずれかに記載の画像表示装置において、 上記データ信号線駆動回路、上記入替手段および上記画 素に含まれる能動素子の一部または全部が、絶縁基板上 に形成された単結晶シリコン薄膜または多結晶シリコン 薄膜上に形成されている。

【0023】請求項5に記載の画像表示装置は、請求項 2または3に記載の画像表示装置において、上記スイッ 10 同一辺側に配置されている。 チング素子または上記第1および第2スイッチング素子 が、並列に接続されたnチャネルトランジスタとpチャ ネルトランジスタとからなるCMOS構成のゲートであ

【0024】請求項6に記載の画像表示装置は、マトリ クス状に配列されてアクティブマトリクス駆動により表 示を行なう複数の画素と、1行の上記画素に接続された 走査信号線と、1列の上記画素に接続されたデータ信号 線と、上記走査信号線に走査信号を与える走査信号線駆 線の偶数列と奇数列とにそれぞれ異なる極性の映像信号 を与えるとともに、所定のデータ表示期間毎に上記デー 夕信号線の偶数列と奇数列とに与える映像信号の極性を 反転させるデータ信号線駆動回路と、異なる電圧レベル の2系統の電源を上記データ信号線駆動回路のそれぞれ に所定のデータ表示期間毎に切り替えて接続する接続手 段とを備え、上記データ信号線駆動回路および上記画業 に含まれる能動素子の一部または全部が、絶縁基板上に 形成された単結晶シリコン薄膜または多結晶シリコン薄 膜上に形成されている。

【0025】請求項7に記載の画像表示装置は、請求項 6 に記載の画像表示装置において、上記接続手段が上記 絶縁基板上に形成されている。

【0026】請求項8に記載の画像表示装置は、請求項 1または6に記載の画像表示装置において、2系統の上 記データ信号線駆動回路が、それぞれ一方の極性の映像 信号のみをデータ信号線に与えるような電源電圧で駆動 されるようになっている。

【0027】請求項9に記載の画像表示装置は、請求項 1または6に記載の画像表示装置において、上記データ 40 スが小さくなり、映像信号をデータ信号線に容易に与え 信号線駆動回路が、映像信号をサンプリングして上記デ ータ信号線に転送するサンプリング手段を備えている。

【0028】請求項10に記載の画像表示装置は、請求 項1または6に記載の画像表示装置において、上記デー 夕信号線駆動回路が、映像信号をサンプリングするサン プリング手段と、上記サンプリング手段によりサンプリ ングされた映像信号を一旦保持する保持手段と、上記保 持手段により保持された映像信号を増幅して上記データ 信号線に転送する増幅手段とを備えている。

【0029】請求項11に記載の画像表示装置は、請求 50 【0036】請求項4の画像表示装置では、データ信号

項1または6に記載の画像表示装置において、上記デー 夕信号線駆動凹路が、映像情報を表すディジタル信号を サンプリングするサンプリング手段と、上記サンプリン グ手段によりサンプリングされたディジタル信号に基づ いて複数の離散的な電圧の1つを選択して上記データ信

【0030】請求項12に記載の画像表示装置は、請求 項1または6に記載の画像表示装置において、2系統の 上記データ信号線駆動回路が、ともに画素マトリクスの

号線に転送する選択手段とを備えている。

【0031】請求項13に記載の画像表示装置は、請求 項1または6に記載の画像表示装置において、上記各画 素が液晶素子を有している。

[0032]

【作用】請求項1の画像表示装置では、入替手段によ り、上記データ信号線の偶数列と奇数列とには、あるデ ータ表示期間において、それぞれ異なるデータ信号線駆 動回路から映像信号が与えられ、次のデータ表示期間に おいて、それぞれ前のデータ表示期間とは異なるデータ 動回路と、2系統設けられてそれぞれが上配データ信号 20 信号線駆動回路から映像信号が与えられる。また、異な る電源系で駆動される2系統のデータ信号線駆動回路に より、例えば、あるデータ表示期間において、データ信 号線の偶数列には正極の映像信号が与えられ、データ信 号線の奇数列には負極の映像信号が与えられる。そし て、次のデータ表示期間において、データ信号線の偶数 列には負極の映像信号が与えられ、データ信号線の奇数 列には正極の映像信号が与えられる。

> 【0033】すなわち、上記のように、入替手段による 動作と、データ信号線駆動回路の「フレーム+ソースラ 30 イン反転」駆動とを組み合わせることにより、それぞれ のデータ信号線駆動回路が一方の極性の映像信号のみを 扱えばよくなる。それゆえ、データ信号線駆動回路の駆 動電圧を低下させることができる。

【0034】請求項2の画像表示装置では、データ信号 線駆動回路とデータ信号線との接続時に一方のスイッチ ング素子を導通させるので、映像信号線またはディジタ ルドライバ方式における電源線とデータ信号線との間に は1つのスイッチング素子のみが存在するだけである。 これにより、スイッチング素子の導通時のインピーダン ることができる。

【0035】請求項3の画像表示装置では、映像信号 が、一旦第1スイッチング案子に取り込まれてから、2 系統の第2スイッチング素子を経てデータ信号線のいず れか一方に与えられる。この構成では、第1スイッチン グ索子の後に、さらに第2スイッチング素子を付加する だけでよい。これにより、入替手段を含む駆動回路の面 積の増大が比較的小さく抑えられ、画像表示装置の面積 の増大を極力抑えることができる。

線駆動回路、入替手段および画素を構成する能動素子の 一部または全部が、絶縁基板上に形成された単結晶また は多結晶シリコン薄膜上に形成されているので、従来の 半導体基板上に形成された能動素子に比べて耐圧が低く なる傾向にあるが、前述のように、データ信号線駆動回 路の駆動電圧の低下が可能であることから、十分な動作 マージンを確保することができる。

【0037】請求項5の画像表示装置では、CMOS構 成のゲートにおけるnチャネルトランジスタおよびpチ ャネルトランジスタは、それぞれ逆極性のゲート電圧が 10 系統のサンプリング手段を設けるだけでよい。それゆ 与えることにより同時に導通する。このとき、低電位側 の映像信号がnチャネルトランジスタを通過し、高電位 側の映像信号がpチャネルトランジスタを通過する。そ れゆえ、映像信号を低電位側から高電位側まで、より広 い範囲で再現することができる。

【0038】請求項6の画像表示装置では、接続手段に より、2系統のデータ信号線駆動回路に、異なる電圧レ ベルの電源が偶数列のデータ信号線と奇数列の信号線に 接続され、所定のデータ表示期間毎にその接続が切り替 系で駆動されており、かつ、表示期間毎に電源系を切り 替えて駆動される。また、異なる電源系で駆動される2 系統のデータ信号線駆動回路により、例えば、あるデー 夕表示期間において、データ信号線の偶数列には正極の 映像信号が与えられ、データ信号線の奇数列には負極の 映像信号が与えられる。そして、次のデータ表示期間に おいて、データ信号線の偶数列には負極の映像信号が与 えられ、データ信号線の奇数列には正極の映像信号が与 . えられる。

【0039】すなわち、上記のように、接続手段による 30 電源の切替動作と、データ信号線駆動回路の「フレーム +ソースライン反転」駆動とを組み合わせることによ り、それぞれのデータ信号線駆動回路が一方の極性の映 像信号のみを扱えばよくなる。それゆえ、データ信号線 駆動回路の駆動電圧を低下させることができる。

【0040】また、データ信号線駆動回路および上記画 素に含まれる能動素子の一部または全部が、絶縁基板上 に形成された単結晶シリコン薄膜または多結晶シリコン 薄膜上に形成されていることにより、電源回路の負荷が ことができる。

【0041】請求項7の画像表示装置では、接続手段が 絶縁基板上に形成されていることにより、接続手段とデ 一夕信号線駆動回路との接続線等が絶縁基板上に組み込 まれることになり、接続手段と外部回路(コントロー ラ、電源等) との外部配線をなくすことができる。した がって、接続手段と外部回路との接続に専用の配線を用 いる必要がなくなり、従来用いられていた外部回路をそ のまま転用することができる。

10

号線駆動回路がそれぞれ一方の極性の映像信号のみをデ ータ信号線に与えるような電源電圧で駆動されるので、 駆動電圧が必要最低限となり、請求項1または6の画像 表示装置と同様にデータ信号線駆動回路の駆動電圧を低 下させることができる。

【0043】請求項9の画像表示装置では、映像信号 が、サンプリング手段によりサンプリングされて直接デ ータ信号線に転送される。これは、いわゆるパネルサン プルホールド方式であって、データ信号線1本当たり1 え、後段の転送ゲートやサンプリング手段を制御する回 路の数が少なくなる。

【0044】請求項10の画像表示装置では、映像信号 が、サンプリング手段によりサンプリングされて、一旦 保持手段に保持された後、増幅手段によりデータ信号線 に転送される。これは、いわゆるドライバサンプルホー ルドであって、データ信号線への映像信号の書込時間が 十分に長い(ほぼ1水平走査期間)。このため、サンプ リング手段を構成するスイッチング素子の駆動力が小さ えられる。それぞれのデータ線駆動回路は、異なる電源 20 くてすみ、そのスイッチング素子の大きさを小さくする ことができる。

> 【0045】 請求項11の画像表示装置では、ディジタ ル信号がサンプリング手段によりサンプリングされる。 すると、複数の離散的な電圧の1つが、選択手段によ り、サンプリングされたディジタル信号に基づいて選択 されデータ信号線に転送される。これは、いわゆるディ ジタルドライパ方式であって、多数の電源を必要とする 多階調表示を行なう場合、前述のように一方の極性の映 像信号のみを扱えばよいことから、電源数が半減する。

【0046】請求項12の画像表示装置では、2系統の 上記データ信号線駆動回路が、ともに画素マトリクスの 同一辺側に配置されているので、画像表示装置への信号 の入力を1カ所に集中させて、信号線等の引き回しを短 縮できるとともに、大画面化に伴ってデータ信号線の両 側から同一映像信号を入力する必要がある場合にもこの 構成を適用することができる。

【0047】請求項13の画像表示装置は、画案が液晶 素子を有するアクティブマトリクス型の液晶表示装置で あり、データ信号線駆動回路の駆動電圧低下による電力 小さくなり、電源切り替えを早く、かつ、容易に行なう 40 消費の低減に液晶表示装置の持つ低消費電力性という利 点が加わる。

[0048]

【実施例】

〔実施例1〕本発明の第1の実施例について図1ないし 図12に基づいて説明すれば、以下の通りである。

【0049】本実施例に係る画像表示装置は、アクティ ブマトリクス駆動方式の液晶表示装置であり、図1に示 すように、画案アレイ1と、走査信号線駆動回路2と、 データ信号線駆動回路3・4とを備えている。 画素アレ

【0042】騎求項8の画像表示装置では、両データ信 50 イ1には、多数の走査信号線GL, GL;; …と、多数

のデータ信号線SL;、SL;・・・・・とが垂直に交差して配 されている。また、隣接する走査信号線GL・GLと隣 接するデータ信号線SL・SLとで囲まれた領域には、 画案5が1つずつ設けられており、全体で画案5…はマ トリクス状に配列されている。

【0050】 画素5は、スイッチング索子6および画案 容量7を有している。スイッチング素子6は、例えばM OS型のFETにより構成されており、ゲートが走査信 号線GL (GL, GL, 、…) に接続されている。画素 容量7は、図示はしないが、従来の技術の欄で説明した 10 液晶容量 (図23 (b) 参照) と同様に、液晶素子とし ての液晶容量と補助容量とからなっている。すなわち、 画素5は、前述の従来の画像表示装置の画素と同様に構 成され、かつ同様に動作する。

【0051】データ信号線駆動回路3・4は、画素アレ イ1を間においた両側に配置されており、各データ信号 線SL、SL、、、・・・の一端と他端とがそれぞれアナログ スイッチ8…, 9…を介して接続されるようになってい る。また、データ信号線駆動回路3は、正極電圧として 一方、データ信号線駆動回路4は、正極電圧としてV cc: が与えられ、負極電圧としてVer, が与えられてい

【0052】上記の電源電圧V_{ttl} · V_{ttl} · V_{ttl} · V_{ttl} · V V_{ex} は、 V_{ex} $< V_{ec}$ $< V_{ex}$ $< V_{ec}$ という大小 関係に設定されている。また、電源電圧Veca・Vera ·V_{cc}, ·V_{ss}, は、液晶の閾値電圧をV₇とし、液晶 の飽和電圧をV, とし、前述のスイッチング素子6の関 値電圧をV.。とすると、次式で表される。

 $V_{ce} = V_s + V_{ch} + V_{on}$

 $V_{\text{EE}_1} = V_{\text{1}} + V_{\text{1}} - V_{\text{0}},$

 $V_{\mathfrak{c}\mathfrak{c}\mathfrak{t}\mathfrak{t}} = -V_{\mathfrak{t}} + V_{\mathfrak{c}\mathfrak{b}} + V_{\mathfrak{g}\mathfrak{g}}$

 $V_{\epsilon\epsilon}, = -V_{i} + V_{ik} - V_{of},$

ただし、上式においてV。, 、V。,, はそれぞれアナロ · グスイッチ8・9のオンマージン、オフマージンであ

【0053】データ信号線駆動回路3・4は、「フレー ム+ソースライン反転」駆動法により動作するようにな っている。具体的には、データ信号線駆動回路3は、後 述するサンプリング回路13~15・17等に用いられ 40 るゲート回路への印加電圧(電源電圧)が電源電圧V cc: ・Vgg であることにより正極の映像信号を出力す るようになっている。一方、データ信号線駆動回路4 は、同様にゲート回路への印加電圧が電源電圧V.c.・ V.,,であることにより負極の映像信号を出力するよう になっている。つまり、データ信号線駆動回路3・4 は、ゲート回路の動作電圧範囲を異ならせることによ り、それぞれ範囲の異なる映像信号を取り込んで、デー 夕信号線SL, SL,,, …に与えるようになっている。 【0054】また、上記のデータ信号線駆動回路3・4 50 R。からなる対称形の回路を有するとともに、後段にn

としては、パネルサンプルホールド方式のものに限ら ず、ドライバサンブルホールド方式やディジタルドライ パ方式のものであってもよい。パネルサンブルホールド 方式は、サンプリングした映像信号をデータ信号線SL , SL, …に直接転送し、ドライバサンプルホールド 方式は、サンプリングした映像信号を一旦データ記憶部 に転送した後に増幅器で増幅してデータ信号線に書き込 む。また、ディジタルドライバ方式は、ディジタル映像 信号により複数の離散的な電圧を出力する電源の1つを 選択的にデータ信号線に接続して映像信号を書き込む。

【0055】パネルサンブルホールド方式のデータ信号 線駆動回路は、図2に示すように、シフトレジスタ11 と、ラッチ回路12…と、サンプリング回路13…とを 備えている。シフトレジスタ11は、図示しないスター トパルスを、タイミング信号の立ち上がりまたは立ち下 がりに同期してシフトさせてシフトパルスを出力するよ うになっている。サンプリング手段としてのサンプリン グ回路13は、ラッチ回路12を経たシフトパルスに同 期して開閉するスイッチ回路であり、シフトパルスによ V_{cci} が与えられ、負極電圧として V_{cci} が与えられる 20 り閉じると映像信号をデータ信号線 SL_{i} SL_{i+i} …に 与えるようになっている。

> 【0056】ドライバサンブルホールド方式のデータ信 号線駆動回路は、図3に示すように、シフトレジスタ1 1と、ラッチ回路12…と、サンプリング回路14…, 15…サンプリング容量C...,…と、ホールド容量C ****。…と、増幅器16…とを備えている。

【0057】アナログスイッチからなるサンプリング手 段としてのサンプリング回路14・15は直列に接続さ れており、サンプリング回路14は、ラッチ回路12を 30 経たシフトパルスに同期して開閉し、サンプリング回路 15は、データ転送信号TRFに同期して開閉するよう になっている。

【0058】保持手段としてのサンプリング容量C,... は、サンブリング回路14の出力段に設けられており、 サンプリング回路14によりサンプリングされたデータ (映像信号) を蓄えるようになっている。また、保持手 段としてのホールド容量C、、、。は、サンプリング回路1 5の出力段に設けられており、サンプリング回路15に よりサンプリング容量C....から転送されたデータ(映 像信号)を蓄えるようになっている。そして、増幅手段 としての増幅器16は、ホールド容量C...。のさらに後 **段に設けられている。**

【0059】増幅器16は、図4に示すように、トラン ジズタTR、~TR、と、コンデンサCとを備えてお り、トランジスタTR、・TR、のゲートには、それぞ れパイアスのための定電圧V.,・V.,が与えられてい る。この増幅器16は、前段にpチャネルMOSトラン ジスタであるトランジスタTR。・TR、およびnチャ ネルMOSトランジスタであるトランジスタT.R. ・T

チャネルMOSトランジスタであるトランジスタTR。 によるソースフォロワを有しているパッファアンプであ る。

【0060】ディジタルドライバ方式のデータ信号線取動回路は、図5に示すように、シフトレジスタ11…と、ラッチ回路12…と、サンプリング回路17…と、ディジタルパッファ18…とを備えている。サンプリング手段としてのサンプリング回路17は、ディジタルの映像信号をラッチ回路12を経たシフトバルスに同期して開開するようになっている。

【0061】ディジタルバッファ18は、図6に示すように、デコーダ19およびアナログスイッチ20…を有している。デコーダ19は、サンプリング回路17によりサンプリングされたディジタル映像信号の各ピットS、~S、の組み合わせにより8つの選択信号を生成するようになっている。選択手段としてのアナログスイッチ20…は、デコーダ19からの選択信号により、それぞれ図示しない電圧源から出力される離散的な電圧V、~V、のうち1つを選択してデータ信号線SLに与えるようになっている。上記の電圧V、~V、は、液晶の透過20率(図12参照)が均等な間隔をおいた8つのレベルをとるように、それぞれのレベルに対応した値に設定されている。

【0062】アナログスイッチ8・9は、データ信号線 駆動回路3・4の出力に対し、隣接する2本のデータ信 号線SL(奇数列)・SL(偶数列)の一方を外部信号 に基づいてフィールド毎に導通・非導通を切り替えるこ とにより選択して接続するようになっている。これらの アナログスイッチ8・9は、常に、互いに異なったデー 夕信号線SLを選択するようになっている。

【0063】また、アナログスイッチ8・9は、具体的には、図7または図10に示すような選択回路26・42の一部となっている。これらのアナログスイッチ8・9は、前述のパネルサンプルホールド方式、ドライパサンプルホールド方式およびディジタルドライバ方式のデータ信号線駆動回路3・4に適用が可能である。

【0064】図7に示すように、入替手段としての選択 回路26は、アナログスイッチ8(9)、シフトレジス タ11およびインパータ24・25により構成されてい る。

【0065】アナログスイッチ8 (9) は、nチャネルトランジスタ21~23からなっている。第1スイッチング素子としてのnチャネルトランジスタ21は、導通することにより映像信号を取り込むようになっている。第2スイッチング素子としてのnチャネルトランジスタ22・23は、状態がフィールド毎に反転して常に互いに異なるフィールド切替信号FR、・FR、がゲートに与えられて、交互に導通・非導通を繰り返すようになっている。これにより、nチャネルトランジスタ22・23は、フィールド切替信号FR、・FR、に基づいて、

【0066】インパータ24・25は、直列に接続されており、シフトレジスタ11とともにデータ信号線駆動回路3・4内に設けられている。これらのインパータ24・25は、シフトレジスタ11の出力のファンアウト容量を大きくし、シフトレジスタ11からのシフトパルスを制御信号としてnチャネルトランジスタ21のゲートに与えるようになっている。

【0067】選択回路26は、上記の構成がパネルサンプルホールド方式の回路となっているが、ドライパサンプルホールド方式に適用される場合は、図8の(a)または(b)に示すように、増幅器16の後段にnチャネルトランジスタ21・22・23が設けられる。なお、図8の(b)におけるWE (Write Enable)は、書込期間設定信号である。また、選択回路26がディジタルドライバ方式に採用される場合は、図9に示すように、アナログスイッチ20…の後段にnチャネルトランジスタ22・23が設けられる。

【0068】一方、図10に示すように、入替手段としての選択回路42は、パネルサンブルホールド方式の回路を形成し、アナログスイッチ8(9)、シフトレジスタ11およびインバータ34~41により構成されている。

【0069】アナログスイッチ8(9)は、トランスミッションゲートと呼ばれるCMOSトランジスタ31~33からなっている。第1スイッチング素子としてのCMOSトランジスタ31は、nチャネルトランジスタ31aと、pチャネルトランジスタ31bとが並列接続されてなっており、取り込んだ映像信号を第2スイッチング素子としてのCMOSトランジスタ32・33に与えるようになっている。

【0070】CMOSトランジスタ32は、nチャネルトランジスタ32aのゲートにフィールド切替信号FR,が入力され、pチャネルトランジスタ33bのゲートにフィールド切替信号FR,が入力されている。CMOSトランジスタ33は、nチャネルトランジスタ33a4とびpチャネルトランジスタ33bのそれぞれのゲートに入力されるフィールド切替信号FR,・FR,がCMOSトランジスタ32と逆になっている。これにより、CMOSトランジスタ32・33は、異なるタイミングで導通・非導通するようになっている。

【0071】インパータ34~36は、直列に接続されてシフトレジスタ11とともにデータ信号線駆動回路3・4内に設けられている。インパータ37~39とインパータ40・41とは、それぞれインパータ36の出力端子から分岐した経路に設けられている。また、インパ50 ータ39の出力端子はnチャネルトランジスタ31aの

ゲートに接続され、インパータ41の出力端子はpチャネルトランジスタ31bのゲートに接続されている。すなわち、nチャネルトランジスタ31aへの信号経路には、偶数のインパータ34~39が設けられる一方、pチャネルトランジスタ31bへの信号経路には、奇数のインパータ34~36・40・41が設けられている。

インハータ34~36・40・41か成りられている。 【0072】上記のインパータ34~41からなる回路は、前述のインパータ24・25と同様の機能を有しているが、さらに、nチャネルトランジスタ31aのゲートとにそれぞれ逆極性の制御信号(ゲート電圧)を与えるようになっている。これにより、CMOSトランジスタ31は、同時に導通・非導通状態となり、その導通により映像信号が取り込まれる。そして、その映像信号は、フィールド切替信号FR、・FR、に基づいて異なるタイミングで導通するCMOSトランジスタ32・33により、交互にデータ信号線SL、・SL、に与えられる。

【0073】選択回路42では、CMOSトランジスタ31~33を用いることにより、低電位側の映像信号がnチャネルトランジスタ31a~33aを通過する一方、高電位側の映像信号がpチャネルトランジスタ31b~33bを通過するので、低電位側から高電位側まで広い範囲で映像信号を取り込むことができる。これにより、高品位の映像の表示が可能になる。

【0074】また、選択回路26では、映像信号を一旦 nチャネルトランジスタ21で取り込んでから、nチャネルトランジスタ22・23で2系統に振り分けるようになっているので、データ信号線駆動回路3・4側でのアナログスイッチ8・9の制御は、基本的にnチャネルトランジスタ21を制御するだけで行なわれる。映像信 30号の取り込みは、従来の構成においても、nチャネルトランジスタ21のようなスイッチング素子を用いて行なわれていたことから、そのような構成に新たにnチャネルトランジスタ22・23を追加するだけで、選択回路26の構成を実現することができる。これは、選択回路42の場合も同様である。

【0075】上記の選択回路26・42およびデータ信号線駆動回路3・4によるフィールド毎の信号極性の切り替えは、次のように行なわれる。例えば、ある表示フィールド(データ表示期間)において、データ信号線取し路3に接続されて正極性のデータが書き込まれ、隣接するデータ信号線SLiiiはデータ信号線駆動回路4に接続されて負極性のデータが書き込まれる。そして、次の表示フィールドでは、データ信号線SLiiiはデータ信号線駆動回路4に接続されて負極性のデータが書き込まれ、データ信号線SLiiiはデータ信号線駆動回路3に接続されて正極性のデータが書き込まれる。

【0076】ただし、上記の構成においては、フィール データが書き込まれることになり、各データ信号線SL ド毎の表示位置を合わせるために、何らかの表示位置網 50 、SL... …に、電源電圧レベルの異なる2個のデータ

整回路(図示せず)が必要である。例えば、データ信号 線駆動回路3の1番目の出力が、表示フレームによって データ信号線SL、またはデータ信号線SL、に出力さ れる。したがって、データ信号線駆動回路3の1番目の 出力とデータ信号線駆動回路4の1番目の出力とのタイ ミングは、フレーム毎に前後するようになり、これに合 わせて表示位置を調整する必要がある。

は、前述のインパータ24・25と同様の機能を有して 【0077】表示位置調整回路としては、例えば、各デいるが、さらに、nチャネルトランジスタ31aのゲー 一夕信号線駆動回路3・4内に設けられる1面素分の遅れ逆極性の制御信号(ゲート電圧)を与えるようになっ 信号を遅延させる外部遅延回路等が挙げられる。また、でいる。これにより、CMOSトランジスタ31は、同 シフトレジスタ11に与えるクロック信号またはスター トパルスを変更することでも対応が可能である。

【0078】ところで、本画像表示装置における各種のスイッチ素子等には、図11に示すようなシリコン薄膜トランジスタが用いられている。この、シリコン薄膜トランジスタは、多結晶シリコン薄膜トランジスタ(以降、p-Si薄膜トランジスタと称する)であり、絶縁基板としてのガラス基板51上に形成された多結晶シリコン30 薄膜(以降、p-Si薄膜と称する)52にMIS(Metal Insulator Semiconductor)電界効果トランジスタが形成される構成になっている。

【0079】p-Si薄膜52上には、ゲート絶縁膜としてのシリコン酸化膜53を介してゲート電極54が形成され、p-Si薄膜52においてゲート電極54で覆われた以外の領域に不純物イオンが注入されて、ソース電極55 およびドレイン電極56が形成されている。そして、シリコン酸化膜53およびゲート電極54を覆うように層間絶縁膜としてのシリコン窒化膜57が形成され、シリコン窒化膜57の隙間からソース電極55とドレイン電極56とにそれぞれ達する金属配線58・58が形成されている。

われていたことから、そのような構成に新たにnチャネ
ルトランジスタ22・23を追加するだけで、選択回路
26の構成を実現することができる。これは、選択回路
42の場合も同様である。
【0075】上記の選択回路26・42およびデータ信
号線駆動回路3・4によるフィールド毎の信号極性の切り替えは、次のように行なわれる。例えば、ある表示フィールド(データ表示期間)において、データ信号線S
L,はデータ信号線駆動回路3に接続されて正極性のデ

【0081】本実施例では、基本的に「フレーム+ソースライン反転」駆動法を採用している。これにより、データ信号線SL,,SL,,…については正極性データが書き込まれ、データ信号線SL,,SL,,……については負極性データが書き込まれるというように、データの書き込みが交互に行なわれる。したがって、各フィールド期間内で1本のデータ信号線SL,には同一極性のデータが書き込まれることになり、各データ信号線SL,SL,,…に、電源電圧レベルの異なる2個のデータ

信号線駆動回路3・4によりそれぞれの極性のデータが 供給される。

【0082】このように、本実施例においては、一方の 極性の信号だけの書き込みで表示を行なうので、液晶駆 動電圧以下(正確には、液晶飽和電圧-液晶閾値電圧) の範囲の電圧を供給するだけでよく、データ信号線駆動 回路3・4の出力電圧範囲を小さくすることができる。 この点に関し、以下に従来例と本実施例とを比較する。

$$2 V_s + (V_{off} + V_{of})$$

となる。ただし、上式において、

V_t :液晶の閾値電圧

V, :液晶の飽和電圧

V. :スイッチング素子6の閾値電圧

Vor, :スイッチング素子6のオフマージン

V₀, :スイッチング案子6のオンマージン

 $V_1 - V_1 + (V_{011} + V_{01})$

となる。

【0085】例えば、(1) 式および(2) 式におい て、液晶の閾値電圧を2Vとし、飽和電圧を7Vとする と、従来の駆動方法では14V(Vo,,・Vowをともに 20 2Vとし、飽和電圧を7Vと仮定したときのゲートライ 1 Vとすれば16 V) の範囲が必要であったが、本実施 例の構成によれば5 V (Verr・Vexをともに1 Vとす れば7V)の範囲になる。

【0086】すなわち、図12に示すように、従来例で は、-V、から+V、までの範囲で液晶に電圧を印加す る必要があるため、電圧の振幅が大きくならざるを得な かった。これに対し、本実施例では、正極側で+V。か ら+V。までの範囲、負極側で−V。から−V。までの 範囲で液晶に電圧を印加するだけでよいので、電圧の振

【0083】従来例の駆動方法において、アナログスイ ッチ8・9のON時およびOFF時のそれぞれに必要な データ信号線駆動回路3・4の電源電圧は次式で表され

18

OFF時 $-V_1 + V_{11} - V_{0f}$

ON時 $+V_s + V_{th} + V_{ou}$

上記の2式により、電源電圧の最大振幅は、

... (1)

10 である。

【0084】一方、本実施例の駆動方法における電源電 圧は、次式で表される。

 $OFF時 V_{\tau} + V_{\iota u} - V_{\sigma FF} (= V_{\epsilon E_{I}})$

ON時 $V_s + V_{th} + V_{of} \quad (=V_{tcl})$ 上記の2式により、電源電圧の最大振幅は、

... (2)

幅が従来例に比べて小さくなる。

【0087】ここで、5.6型VGA(480×640 ×RGB)の液晶表示装置において、液晶の閾値電圧を ン反転およびソースライン反転での、最悪データ(最も 消費電力が大きくなる画像データ)および階段状データ に対する計算値 (2フィールド期間内での充放電電荷 量)を求めた結果を下表に示す。これにより、それぞれ の最悪値を比較すると、ソースライン反転では、ゲート ライン反転の約36%(ゲートライン反転+コモン反転 と比較しても約56%)であることが分かる。

[0088]

【表1】

	#IGH-	#IGH一定		N168-LON交互		階段状	
ダートライン反転	243	μC	156	μC	113	μC	
ゲートライン反転+コモン 反転	174	μC	87. 1	μC	41. 4	⊭ C	
ソースライン反転	0. 5	1 # C	87. 1	#C	0. 5	1# C	

[0089] それゆえ、データ信号線駆動回路3・4の 駆動電圧を低下させることができる。この結果、画像表 示装置の消費電力を低減させることができるとともに、 構成素子を低耐圧化することができる。特に、近年開発 ッチと駆動回路とを同一基板上に構成したもの)の画像 表示装置(特に、透過型の表示装置)では、駆動回路を 構成する素子も薄膜トランジスタであるので、単結晶基 板上の素子よりも耐圧が低く、上記のような低電圧で駆 動することができる回路を容易に適用することができ

【0090】なお、本実施例においては、シフトレジス タ11の1つの出力に対して、1本のデータ信号線SL が対応しているが、カラーのコンピュータ画像を扱う場 合のように、RGBの信号を同時にサンプリングすると 50 式およびディジタルドライバ方式についても同様に適用

きには、シフトレジスタ11の出力1つの出力に対し て、複数本(RGBの場合は3本)のデータ信号線を対 応させてもよい。

【0091】〔実施例2〕本発明の第2の実施例につい が進められているドライバモノリシック構成(画素スイ 40 て図1、図13ないし図18に基づいて説明すれば、以 下の通りである。なお、本実施例における構成要素で、 前記の第1の実施例における構成要素と同様の機能を有 するものについては、同一の符号を付記してその説明を 省略する。

> 【0092】本実施例に係る画像表示装置は、図1に示 すアナログスイッチ8・9として、図13または図16 に示すような構成を採用している。これらのアナログス イッチは、パネルサンプルホールド方式のデータ信号線 駆動回路に適用されるが、ドライバサンプルホールド方

17

が可能である。

[0093] 図13に示すように、入替手段としての選 択回路67は、アナログスイッチ8(9)、シフトレジ スタ11、NANDゲート63・64およびインパータ 65・66により構成されている。

19

【0094】アナログスイッチ8(9)は、スイッチン グ素子としてのnチャネルトランジスタ61・62から なっている。また、NANDゲート63・64およびイ ンパータ65・66は、データ信号線駆動回路3・4内 に設けられて、シフトレジスタ11から出力されるシフ 10 2は、nチャネルトランジスタ72aとpチャネルトラ トパルスに基づいてアナログスイッチ8(9)の動作を 制御するようになっている。

【0095】NANDゲート63・64の一方の入力端 子には、シフトレジスタ11からのシフトパルスが入力 されるようになっている。NANDゲート63の他方の 入力端子にはフィールド切替信号FR、が入力され、N ANDゲート64の他方の入力端子にはフィールド切替 信号FR、が入力されるようになっている。インパータ 65・66の入力端子は、それぞれNANDゲート63 トランジスタ61・62は、それぞれのゲートにインバ ータ65・66の出力端子が接続され、ソースに映像信 号が入力される。

【0096】上記の構成においては、ゲート回路にてシ フトレジスタ11からのシフトパルスとフィールド切替 信号FR、・FR、との論理積(インバータの数によっ ては論理和)をとることにより、2つのnチャネルトラ ンジスタ61・62の一方のみが導通する。このような 導通が交互に行なわれることにより、映像信号が、nチ ャネルトランジスタ61・62から取り込まれてデータ 30 ANDゲート82の出力端子が接続されている。 信号線SL。・SL、、、に交互に与えられる。

【0097】上記の選択回路67は、上記の構成がパネ ルサンプルホールド方式の回路となっているが、ドライ バサンプルホールド方式に適用される場合は、図14の に示すように、増幅器 1 6 の後段に n チャネルトランジ スタ22・23が設けられる。これらのnチャネルトラ ンジスタ22・23は、負論理の書込期間設定信号/W Eと、負論理のフィールド切替信号/FR、・/FR: とを入力とするNORゲート68・69によりON/O FFが制御されるようになっている。また、選択回路6 40 7がディジタルドライバ方式に採用される場合は、図1 5に示すように、デコーダ19の1つの出力が2つに別 けられて、それぞれがNANDゲート63・64に入力 されるようになっている。そして、nチャネルトランジ スタ61・62は、アナログスイッチ20を兼ねるよう に、電源V、~V、を供給する各電源線に接続されてい

【0098】図16に示すように、入替手段としての選 択回路83は、バネルサンプルホールド方式の回路を形 **成し、アナログスイッチ8(9)、シフトレジスタ1 50 号線SL」・SL;,, に書き込まれるまでに通過するス**

1、インバータ73~78、NORゲート79・80お よびNANDゲート81・82により構成されている。 インパータ73~78、NORゲート79・80および NANDゲート81・82は、データ信号線駆動回路3 4内に設けられている。

【0099】スイッチング索子としてのCMOSトラン ジスタ71は、nチャネルトランジスタ71aとpチャ ネルトランジスタ71bとが並列接続されてなってい る。スイッチング素子としてのCMOSトランジスタ7 ンジスタ72bとが並列接続されてなっている。

【0100】インパータ73~75は、直列に接続さ れ、インパータ76・77とインパータ78とは、それ ぞれインパータ75の出力端子から分岐した経路に設け られている。また、インパータ??の出力端子はNOR ゲート79・80の一方の入力端子に接続され、インパ ータ78の出力端子はNANDゲート81・82の一方 の入力端子に接続されている。さらに、NORゲート8 0およびNANDゲート81の他方の入力端子にはフィ ・64の出力端子に接続されている。一方、nチャネル 20 ールド切替信号FR、が入力され、NORゲート79お よびNANDゲート82の他方の入力端子にはフィール ド切替信号FR、が入力されるようになっている。

> 【0101】CMOSトランジスタ71は、nチャネル トランジスタ71aのゲートにNORゲート79の出力 端子が接続され、pチャネルトランジスタ71bのゲー トにNANDゲート81の出力端子が接続されている。 一方、CMOSトランジスタ72は、nチャネルトラン ジスタ72aのゲートにNORゲート80の出力端子が 接続され、pチャネルトランジスタ72bのゲートにN

> 【0102】このような構成により、NORゲート79. 80およびNANDゲート81・82が、逆極性となる。 るインパータ77の出力信号およびインパータ78の出 力信号と、フィールド切替信号FRI・FRIとに基づ いて、CMOSトランジスタ71・72を交互に導通さ せる。そして、CMOSトランジスタ71・72により 取り込まれた映像信号は、異なるタイミングでフィール ド毎に交互にデータ信号線SL。・SL、、に与えられ

【0103】本実施例においても、アナログスイッチ8 ・9の動作により、隣接するデータ信号線SL; ・SL ... が、第1の実施例と同様にデータ信号線駆動回路3 ・4にフィールド毎に切り替えられて接続される。

【0104】選択回路67では、nチャネルトランジス 夕61・62により直接映像信号を取り込んでいるた め、両トランジスタ61・62を個別に制御する必要が あり、専用の制御回路を構成する必要があるが、スイッ チング案子の数を最小限にすることにより次のような利 点を有するようになる。すなわち、映像信号がデータ信

イッチング素子はそれぞれ1つのnチャネルトランジスタ61・62となるので、第1の実施例における選択回路26・42に比べ、両トランジスタ61・62の導通時のインピーダンスを小さくすることができる。これは、選択回路83の場合も同様である。

【0105】本実施例では、基本的には「フレーム+ソースライン反転」駆動を採用しているので、第1の実施例と同様に、電源電圧レベルの異なる2個のデータ信号線駆動回路3・4でデータ信号線SL、SL、 …に、それぞれの極性のデータを供給することができる。これ 10により、データ信号線駆動回路3・4の出力電圧範囲が小さくなるので、駆動電圧を下げることができ、消費電力の削減および素子の低耐圧化を図ることが可能になる。

【0106】なお、図16に示した選択回路83は、アナログスイッチ8(9)の直前にNORゲート79・80およびNANDゲート81・82が配置される構成であるが、その他の入替手段として、図17に示す選択回路101のように、シフトレジスタ11の直後にNANDゲート91・92を配置する構成も考えられる。

【0107】この構成では、NANDゲート91・92の一方の入力端子にシフトレジスタ11からのシフトパルスが入力され、NANDゲート91・92の他方の入力端子にそれぞれフィールド切替信号FR、・FR、が入力されるようになっている。そして、NANDゲート91・92の後段には、ともに途中で分岐するインパータ93~99によりCMOSトランジスタ100・100を制御するようになっている。

【0108】また、図18に示す選択回路103(入替手段)のように、別系統のシフトレジスタ11'・11'を設ける構成であってもよい。この構成では、NANDゲート91・92の代わりにインバータ102・102を設け、アナログスイッチ8(9)にて切り離されるデータ信号線SLの側のシフトレジスタ11'に、タイミング信号あるいはスタートパルスを入力しないようにすれば、フィールド切替信号FR、・FR、が不要になる。

【0109】なお、本実施例の画像表示装置において も、フィールド毎の表示位置を合わせるために、表示位 置調整回路が必要である。

【0110】〔実施例3〕本発明の第3の実施例について図19に基づいて説明すれば、以下の通りである。なお、本実施例における構成要素で、前記の第1の実施例における構成要素と同様の機能を有するものについては、同一の符号を付記してその説明を省略する。

【0111】本実施例に係る画像表示装置は、図19に示すように、画案アレイ1と、走査信号線駆動回路2と、データ信号線駆動回路3・4と、電源切替回路111とを備えている。

【0112】データ信号線駆動回路3・4は、電源切替 50 接続が固定であるため、前記の第1および第2の実施例

回路111を介して与えられる電源電圧Vccc・Viii および電源電圧Vccc・・Viii により動作するようになっている。また、データ信号線駆動回路3・4は、絶縁基板(ガラス基板)上に形成された薄膜トランジスタ (図11参照)によって構成されている。なお、データ信号線駆動回路3・4は、前述のパネルサンプルホールド方式、ドライバサンプルホールド方式、またはディジタルドライバ方式のいずれであってもよい。

【0113】電源切替回路111は、フィールド毎に切 り替わる外部信号(図示せず)により、電源電圧Ⅴ。。 ·V_{III} と電源電圧V_{II} ・V_{II} とを交互に切り替え て出力するようになっている。また、電源切替回路11 1は、画素アレイ1と駆動回路とが同一基板上に一体的 に形成された画像表示モジュールに内蔵されている。こ れにより、そのモジュールへ入力される信号線・電源線 の数が削減されるので、インターフェイスの簡素化やシ ステムの小型化が可能になる。勿論、電源切替回路11 1が上記のモジュールの外部に設けられてる構成であっ ても、本画像表示装置本来の機能を損なうことはない。 20 【0114】上記の構成にて表示を行なう際、例えば、 ある表示フィールドにおいて、あるデータ信号線SL。 は、データ信号線駆動回路3に接続されて正極性のデー タが書き込まれ、隣接するデータ信号線 S Line はデー タ信号線駆動回路 4 に接続されて負極性のデータが書き 込まれる。そして、次の表示フィールドでは、データ信 号線駆動回路3・4の電源電圧が電源切替回路111に より切り替えられると、これに伴ってタイミング信号お よび映像信号のレベルも切り替えられる。これにより、 それぞれのデータ信号線SL。・SL。」に、前のフィ 30 一ルドとは逆極性のデータが書き込まれる。

【0115】本実施例では、基本的に「フレーム+ソースライン反転」駆動を採用しているので、第1の実施例と同様に、電源電圧レベルの異なる2個のデータ信号線駆動回路3・4で、データ信号線SL, SL, …にそれぞれの極性のデータを供給することができる。これにより、データ信号線駆動回路3・4の出力電圧範囲が小さくなり、消費電力の低減および素子の低耐圧化を図ることが可能になる。

【0116】また、本実施例におけるデータ信号線駆動 40 回路3・4は、絶縁基板上に形成された薄膜トランジス タによって構成されているので、対基板容量がなく負荷 が小さい。一般のICでは、基板と配線電極との間に寄生容量が介在し、電源電圧の切り換え時に接地電位を変 更すると、その寄生容量のために瞬時に大電液が流れ、 切替動作にとって大きな負担となる。したがって、上記のように対基板容量がないことにより、電源電圧の切り 替えを高速に行うことができるだけでなく、電源電圧の切り替えに伴う雑音を低減することができる。

【0117】なお、本実施例では、データ信号線SLの接続が固定であるため、前記の第1および第2の実施例

[0124]

で必要であった表示位置調整回路が不要となる。

【0118】 (実施例4) 本発明の第4の実施例につい て図20および図21に基づいて説明すれば、以下の通 りである。なお、本実施例における構成要素で、前記の 第1および第3の実施例における構成要素と同様の機能 を有するものについては、同一の符号を付記してその説 明を省略する。

23

【0119】本実施例に係る画像表示装置は、図20に 示すように、画索アレイ1と、走査信号線駆動回路2 と、データ信号線駆動回路3・4とを備えており、基本 10 的に第1の実施例における画像表示装置の構成と同様で ある。ただし、本画像表示装置においては、データ信号 線駆動回路4が画素アレイ1に対しデータ信号線駆動回 路3と同じ側に設けられている点が第1の実施例の構成 と異なる。また、アナログスイッチ9も、これに伴って データ信号線駆動回路3例に配置される。

【0120】一方、本実施例に係る他の画像表示装置 は、図21に示すように、画素アレイ1と、走査信号線 駆動回路2と、データ信号線駆動回路3・4と、電源切 替回路111とを備えており、基本的に第3の実施例に 20 おける画像表示装置の構成と同様である。ただし、本画 **像表示装置でも、データ信号線駆動回路4が画案アレイ** 1に対しデータ信号線駆動回路3と同じ側に設けられて いる点が第3の実施例の構成と異なる。

【0121】上記の両画像表示装置では、異なる電源電 圧で動作するデータ信号線駆動回路3・4が、隣接して 配置されるか、または場合によっては入り組んで配置さ れることになる。これに対しては、データ信号線駆動回 路3・4が基板やウェルのない薄膜トランジスタで構成 されることにより、上記の配置を容易に実現することが 30 できる。

【0122】このように、2つのデータ信号線駆動回路 3・4を、画案アレイ1の同一辺側に配置することによ り、信号供給源となる回路(図示せず)からデータ信号 線駆動回路3・4までの信号線の引回しをほぼ等しくす ることができ、両駆動回路3・4への信号の伝送にずれ が生じるといった不都合を解消することができる。ま た、画素表示装置を大画面化する際の信号遅延やデータ 信号線駆動回路3・4の駆動力不足を補うために、デー タ信号線SL、・SL... の両側からデータ信号を入力 40 する必要があるが、画素アレイ1のもう片側に上記と同 様に2つのデータ信号線駆動回路3・4すれば、この場 合でも、データ信号線駆動回路3・4による駆動が可能

【0123】以上のように、消費電力を低減する技術、 および駆動電圧を低くする技術について例を挙げて述べ たが、その構成は基本的なものであり、上記の第1ない し第4の実施例を必要に応じて変更または組み合わせて 用いても何ら差し支えない。また、上記の各実施例で は、アクティブマトリクス型の液晶表示装置について述 50 第1スイッチング索子に取り込まれた映像信号を2本の

べたが、これに限らず、アクティブマトリクス駆動方式 であれば他の表示装置にも適用が可能である。他の表示 装置としては、例えば、プラズマディスプレイ、LED ディスプレイ、ELディスプレイ等が挙げられる。

【発明の効果】以上のように、請求項1に記載の画像表 示装置は、マトリクス状に配列されてアクティブマトリ クス駆動により表示を行なう複数の画素と、1行の上記 画素に接続された走査信号線と、1列の上記画案に接続 されたデータ信号線と、上記走査信号線に走査信号を与 える走査信号線駆動回路と、2系統設けられてそれぞれ が異なる電圧レベルの電源にて駆動され、上記データ信 号線の偶数列と奇数列とにそれぞれ異なる極性の映像信 号を与えるとともに、所定のデータ表示期間毎に上記デ ータ信号線の偶数列と奇数列とに与える映像信号の極性 を反転させるデータ信号線駆動回路と、偶数列の上記デ 一夕信号線に一方の上記データ信号線駆動回路からの映 像信号を与え、奇数列の上記データ信号線に他方の上記 データ信号線駆動回路からの映像信号を与えるととも に、所定のデータ表示期間毎に上記データ信号線の偶数 列と奇数列とに対応するデータ信号線駆動回路を入れ替 える入替手段とを備えている。

【0125】これにより、1フィールド期間中、データ 信号線の電位を同極性に保つことができ、データ信号線 の充放電電流を抑制して画像表示を行なうことが可能に なる。また、データ信号線駆動回路を分割し、それぞれ が別電源で駆動されるので、それぞれの電源電圧を下げ ることができるとともに、構成案子の耐圧に対する条件 を緩和することができる。したがって、駆動回路の消費 **電力を低減させることができるという効果を奏する。**

【0126】請求項2に記載の画像表示装置は、請求項 1に記載の画像表示装置において、上記入替手段が、上 記データ信号線駆動回路の1つの出力段に共通して接続 されるとともに、対になる奇数列および偶数列の2本の 上記データ信号線に接続されて映像信号を取り込む2系 統のスイッチング素子を有しており、両スイッチング業 子を所定のデータ表示期間毎に交互に導通させることに より上記データ信号線駆動回路と上記データ信号線との 接続を行なうようになっている。

【0127】これにより、映像信号線または電源線とデ ータ信号線との間には1つのスイッチング素子のみが存 在するだけであり、スイッチング案子の導通時のインピ ーダンスが小さくなる。したがって、映像信号のデータ 信号線への書き込みを容易に行なうことができるという 効果を奏する。

【0128】請求項3に記載の画像表示装置は、請求項 1に記載の画像表示装置において、上記入替手段が、上 記データ信号線駆動回路の1つの出力段に接続されると ともに、映像信号を取り込む第1スイッチング索子と、

上記データ信号線に与える2系統の第2スイッチング索子とを有しており、第2スイッチング案子を所定のデータ表示期間毎に交互に導通させることにより上記データ信号線駆動回路と上記データ信号線との接続を行なうようになっている。

【0129】これにより、従来の構成でも映像信号の取り込みに用いられていた第1スイッチング素子の後に、さらに第2スイッチング素子を付加するだけで入替手段としての機能を実現することができ、各国素の面積の増大が比較的小さく抑えられる。したがって、画像表示装 10 置の面積の増大を極力抑えることができるというという効果を奏する。

【0130】請求項4に配載の画像表示装置は、請求項1ないし3のいずれかに配載の画像表示装置において、上記データ信号線駆動回路、上記入替手段および上記画案に含まれる能動案子の一部または全部が、絶縁基板上に形成された単結晶シリコン薄膜または多結晶シリコン薄膜上に形成されている構成である。

【0131】これにより、上記の能動素子の耐圧が従来の半導体基板上に形成された能動素子の耐圧に比べて低 20 くなる傾向にあるが、上記のように、データ信号線駆動回路を低電圧で駆動できるので、十分な動作マージンを確保することができるという効果を奏する。

【0132】請求項5に記載の画像表示装置は、請求項2または3に記載の画像表示装置において、上記スイッチング素子または上記第1および第2スイッチング素子が、並列に接続されたnチャネルトランジスタとpチャネルトランジスタとからなるCMOS構成のゲートであるので、低電位側の映像信号がnチャネルトランジスタを通過し、高電位側の映像信号がpチャネルトランジスタを通過する。したがって、映像信号を低電位側から高電位側まで、より広い範囲で再現することができ、高品位の映像を再現することができるという効果を奏する。

【0133】請求項6に記載の画像表示装置は、マトリ クス状に配列されてアクティブマトリクス駆動により表 示を行なう複数の画案と、1行の上記画案に接続された 走査信号線と、1列の上記画素に接続されたデータ信号 線と、上記走査信号線に走査信号を与える走査信号線駆 動回路と、2系統設けられてそれぞれが上記データ信号 線の偶数列と奇数列とにそれぞれ異なる極性の映像信号 40 を与えるとともに、所定のデータ表示期間毎に上記デー 夕信号線の偶数列と奇数列とに与える映像信号の極性を 反転させるデータ信号線駆動回路と、異なる電圧レベル の2系統の電源を上記データ信号線駆動回路のそれぞれ に所定のデータ表示期間毎に切り替えて接続する接続手 段とを備え、上記データ信号線駆動回路および上記画素 に含まれる能動素子の一部または全部が、絶縁基板上に 形成された単結晶シリコン薄膜または多結晶シリコン薄 膜上に形成されている構成である。

【0134】これにより、それぞれのデータ線駆動回路 50 で、データ信号線への映像信号の書込時間を十分に長く

は、異なる電源系で駆動されており、かつ、表示期間毎に電源系が切り替えられるとともに、「フレーム+ソースライン反転」駆動が組み合わされて行なわれるので、それぞれのデータ信号線駆動回路は、一方の極性の映像信号のみを扱えばよくなり、データ信号線駆動回路の駅動電圧を低下させることができる。また、データ信号線駆動回路および上配画素に含まれる能動素子の一部または全部が、絶縁基板上に形成された単結晶シリコン薄膜または多結晶シリコン薄膜上に形成されていることにより、電源回路の負荷が小さくなり、電源切り替えを早く、かつ、容易に行なうことができる。したがって、駆動回路の消費電力を低減させることができるという効果を奏する。

【0135】請求項7に記載の画像表示装置は、請求項6に記載の画像表示装置において、上記接続手段が上記 絶縁基板上に形成されているので、接続手段とデータ信号線駆動回路との接続線等が絶縁基板上に組み込まれることになり、接続手段と外部回路(コントローラ、電源等)との外部配線をなくすことができ、接続手段と外部回路との接続に専用の配線を用いる必要がなくなる。したがって、従来用いられていた外部回路をそのまま転用することができ、製造工程の複雑化を回避することができるという効果を奏する。

【0136】請求項8に記載の画像表示装置は、請求項1または6に記載の画像表示装置において、それぞれ一方の極性の映像信号のみをデータ信号線に与えるような電源電圧で駆動されるので、駆動電圧が必要最低限となり、請求項1または6の画像表示装置と同様にデータ信号線駆動回路の駆動電圧を低下させることができる。したがって、簡単な構成で画像表示装置の駆動回路の低消費電力化および低耐圧化を図ることができるという効果を奏する。

【0137】請求項9に記載の画像表示装置は、請求項1または6に記載の画像表示装置において、映像信号をサンプリングして上配データ信号線に転送するサンプリング手段を備えている構成であるので、映像信号がサンプリングされて直接データ信号線に転送される。これにより、データ信号線1本当たり1系統のサンプリング手段を設けるだけでよくなり、後段の転送ゲートや上記サンプリング手段を制御する回路の数を少なくすることができる。したがって、部品点数の削減を図ることができるという効果を奏する。

【0138】 請求項10に記載の画像表示装置は、請求項1または6に記載の画像表示装置において、上記データ信号線駆動回路が、映像信号をサンプリングするサンプリング手段と、上記サンプリング手段によりサンプリングされた映像信号を一旦保持する保持手段と、上記保持手段により保持された映像信号を増幅して上記データ信号線に転送する増幅手段とを備えている構成であるので、データ信号線への映像信号の事込時間を十分に長く

(ほぼ1水平走査期間) 確保することができる。したがって、サンプリング手段を構成するスイッチング素子を小さくすることができ、データ信号線駆動回路の規模の縮小化を図ることができるという効果を奏する。

27

【0139】 請求項11に記載の画像表示装置は、 請求項1または6に記載の画像表示装置において、上記データ信号線駆動回路が、映像情報を表すディジタル信号をサンプリングするサンプリング手段と、上記サンプリング手段によりサンプリングされたディジタル信号に基づいて複数の離散的な電圧の1つを選択して上記データ信 10 号線に転送する選択手段とを備えている構成であるので、多数の電源を必要とする多階調表示を行なう場合、前述のように一方の極性の映像信号のみを扱えばよいことから、電源数が半減する。したがって、電源の規模の縮小化を図ることができるという効果を奏する。

【0140】請求項12に記載の画像表示装置は、請求項1または6に記載の画像表示装置において、2系統の上記データ信号線駆動回路が、ともに画素マトリクスの同一辺側に配置されているので、画像表示装置への信号の入力を1カ所に集中させることができる。これにより、信号線等の引き回しを短縮できるとともに、大画面化に伴ってデータ信号線の両側から同一映像信号を入する必要がある場合にも、画素マトリクスの他辺側に2系統のデータ信号線駆動回路を設けることで、2系統のデータ信号線駆動回路を設けることができる。したがって、大画面化に容易に対応することができるという効果を奏する。

【0141】請求項13に配載の画像表示装置は、請求項1または6に記載の画像表示装置において、上記各画素が液晶素子を有している。すなわち、この画像表示装 30 置は、アクティプマトリクス型の液晶表示装置であり、液晶表示装置の持つ低消費電力性という利点がより発揮できる。したがって、液晶表示装置の低消費電力化をより進めることができるという効果を奏する。

【図面の簡単な説明】

【図1】本発明の第1および第2の実施例に係る画像表示装置の要部の構成を示すプロック図である。

【図2】図1の画像表示装置におけるパネルサンプルホールド方式のデータ信号線駆動回路の構成を示すプロック図である。

【図3】図1の画像表示装置におけるドライバサンプルホールド方式のデータ信号線駆動回路の構成を示すプロック図である。

【図4】図3のデータ信号線駆動回路における増幅器の 構成を示す回路図である。

【図5】図1の画像表示装置におけるディジタルドライ バ方式のデータ信号線駆動回路の構成を示すブロック図 である。

【図6】図5のデータ信号線駆動回路におけるディジタルパッファの構成を示すブロック図である。

【図7】本発明の第1の実施例に係る画像表示装置におけるパネルサンプルホールド方式に適用された選択回路の構成を示す回路図である。

【図8】図7の選択回路と同形式の選択回路であってドライバサンプルホールド方式に適用された2つの構成例を示す回路図である。

【図9】図7の選択回路と同形式の選択回路であってディジタルドライバ方式に適用された構成を示す回路図である。

【図10】本発明の第1の実施例に係る面像表示装置に おける他の選択回路の構成を示す図である。

【図11】図1の画像表示装置におけるスイッチング素 子および駆動回路を構成する薄膜トランジスタの構造を 示す縦断面図である。

【図12】液晶印加電圧と液晶透過率との関係を示すグラフである。

【図13】本発明の第2の実施例に係る画像表示装置に おける第1の選択回路であってパネルサンプルホールド 方式に適用された構成例を示す回路図である。

0 【図14】上紀第1の選択回路であってドライバサンプルホールド方式に適用された構成例を示す回路図である。

【図15】上記第1の選択回路であってディジタルドライバ方式に適用された構成例を示す回路図である。

【図16】本発明の第2の実施例に係る画像表示装置に おける第2の選択回路の構成を示す回路図である。

【図17】本発明の第2の実施例に係る画像表示装置に おける第3の選択回路の構成を示す回路図である。

【図18】本発明の第2の実施例に係る面像表示装置に おける第4の選択回路の構成を示す回路図である。

【図19】本発明の第3の実施例に係る画像表示装置の 要部の構成を示すプロック図である。

【図20】本発明の第4の実施例に係る画像表示装置の 要部の構成を示すプロック図である。

【図21】本発明の第4の実施例に係る他の画像表示装置の要部の構成を示すプロック図である。

【図22】従来の液晶表示装置の概略構成を示すプロック図である。

【図23】図2·2の液晶表示装置における図案アレイの 40 構成を示すブロック図および図案の構成を示す回路図で ある。


【図24】従来の液晶表示装置における「フレーム+ゲートライン反転」駆動のデータ信号線の印加電圧等を示す波形図および「フレーム+ゲートライン反転」駆動で対向電極を交流駆動した場合のデータ信号線信号の印加電圧等を示す波形図である。

【図25】従来の液晶表示装置における「フレーム+ソースライン反転」駆動のデータ信号線の印加電圧等を示す波形図である。


50 【符号の説明】

	49			30
1	画案アレイ		5 1	ガラス基板 (絶縁基板)
2	走査信号線駆動回路		5 2	多結晶シリコン薄膜
3 · 4	データ信号線駆動回路		61 · 62	n チャネルトランジスタ(スイッチング
5	画案		索子)	
8 • 9	アナログスイッチ		6 7	選択回路(入替手段)
1 3	サンプリング回路(サンプリング手段)		71 · 72	CMOSトランジスタ(スイッチング素
14.15	サンプリング回路(サンプリング手段)		子)	
1 6	增幅器(增幅手段)		8 3	選択回路(入替手段)
17	サンプリング回路(サンプリング手段)		100	CMOSトランジスタ(スイッチング案
2 0	アナログスイッチ(選択手段)	10	子)	
2 1	n チャネルトランジスタ(第1スイッチ		101	選択回路(入替手段)
ング素子)			103	選択回路(入替手段)
22 - 23	n チャネルトランジスタ(第2スイッチ		111	電源切替回路(接続手段)
ング索子)			SL,	データ信号線
2 6	選択回路(入替手段)		GL, …	走査信号線
3 1	CMOSトランジスタ(第1スイッチン		Cı	液晶容量(液晶素子)
グ案子)			C.,,,	サンプリング容量(保持手段)
32 - 33	CMOSトランジスタ(第2スイッチン		Child	ホールド容量(保持手段)
グ素子)			$V_{cci} \cdot V_{cci}$	・Vモヌエ ・Vモュュ 電源電圧
4 2	選択回路(入替手段)	20		


[図2]




[図9]





[図3]




[図1]












(a)
FR1 FR2 26

16
27
SLi
16
WE FR1 FR2
21
22
SLi
23
SLi
23
SLi
25
SLi
26
SLi
27
SLi












【図13】




[図15]




[図17]




【図18】




[図16]




[图19]







【图21】




[図22]



[図23]





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.